[单选题] 设计处理的过程包括:逻辑优化和综合、映射、布局布线及（）

1、[主观题]【程序分析题】分析下面程序，画出该程序综合后的电路。
module test2(in, clk, yout);
Input in, clk；
output yout；
reg s1, q2;
always@( posedge clk)
begin
s1<=q2;
q2<-=s1& in:
end
assign yout=~q2;
endmodule

• 点击查看答案
• 进入题库做题

2、[主观题]【编程题】已知一有限状态机系统的状态转移如题图所示，试用VerilogHDL设计该系统。

说明
(1)该电路系统有三种状态:S1,S2,S3
(2)系统具有同步复位功能
(3)系统输入信号是
clk:系统时钟
in:1bit位宽的输入数据
rst:1bit位宽的同步复位信号,当rst=1时系统状态复位为S1。
当rst=0时,系统按照题图所示的状态转移图工作
(4)系统输出信号是:
out:1bit位宽的输出数据
(5)状态转移图的图示说明:1/0表示,当输入in=1'b1时,相应输出out=1'b0,以此类推。

• 点击查看答案
• 进入题库做题

3、[主观题]【简答题】用开发软件如MAX+PLUSⅡ进行EDA设计的基本过程及与传统电子设计的区别？

• 点击查看答案
• 进入题库做题

4、[主观题]【简答题】FPGA 和CPLD的中文名称是什么?它们分别是基于什么结构的可编程逻辑器件?这两类器件中，哪类器件的布线延迟可以预测?

• 点击查看答案
• 进入题库做题

5、[主观题]【简答题】什么是EDA技术？

• 点击查看答案
• 进入题库做题