[主观题] 【编程题】已知一有限状态机系统的状态转移如题图所示，试用VerilogHDL设计该系统。

说明
(1)该电路系统有三种状态:S1,S2,S3
(2)系统具有同步复位功能
(3)系统输入信号是
clk:系统时钟
in:1bit位宽的输入数据
rst:1bit位宽的同步复位信号,当rst=1时系统状态复位为S1。
当rst=0时,系统按照题图所示的状态转移图工作
(4)系统输出信号是:
out:1bit位宽的输出数据
(5)状态转移图的图示说明:1/0表示,当输入in=1'b1时,相应输出out=1'b0,以此类推。

• 1、搜题包 - 31天/500次价格：39.9元权限：开通后31天内，可查看500次站内所有试题的答案。

• 

  2、搜题包 - 93天/800次价格：49.9元权限：开通后93天内，可查看800次站内所有试题的答案。

• 3、搜题包 - 365天/1200次价格：69.9元权限：开通后365天内，可查看1200次站内所有试题的答案。

• 4、搜题包 - 3年/2000次价格：99.9元权限：开通后3年内，可查看2000次站内所有试题的答案。

• 开通账号：

• 支付方式：
• 微信支付
• 支付宝

已购买未登录？点此手机号登录后查看

说明：试题答案具有可复制性，支付后不支持退款，支付完自动注册并开通权限，如未登录请查看手机短信密码。

请在1小时内完成付款,超时后订单自动失效，失效后请重新开启订单

请使用微信扫码支付