[单选题] FPGA是基于哪种结构的可编程逻辑器件?

1、[主观题]【编程题】已知一有限状态机系统的状态转移如题图所示，试用VerilogHDL设计该系统。

说明
(1)该电路系统有三种状态:S1,S2,S3
(2)系统具有同步复位功能
(3)系统输入信号是
clk:系统时钟
in:1bit位宽的输入数据
rst:1bit位宽的同步复位信号,当rst=1时系统状态复位为S1。
当rst=0时,系统按照题图所示的状态转移图工作
(4)系统输出信号是:
out:1bit位宽的输出数据
(5)状态转移图的图示说明:1/0表示,当输入in=1'b1时,相应输出out=1'b0,以此类推。

• 点击查看答案
• 进入题库做题

2、[主观题]【简答题】在用HDL设计现代数字系统过程中，时序仿真波形和功能仿真波形有什么区别?这两种仿真的日的各是什么?

• 点击查看答案
• 进入题库做题

3、[主观题]【编程题】用VerilogHDL描述一一个模块，使其可以根据控制信号进行输入信号的相加或者相减操作，以实现半加器或半减器。
具体要求
(1)输入待运算的信号:ain,bin,这两个信号的位宽均为1。
(2)输入的控制信号: control,该信号的位宽为1
当 control=1‘’b1,进行ain-bin的运算,
当 control=1b0,进行ain-bin的运算
(3)输出信号
Cout:表示本位的和或者差
CQ:表示向高位的进位或者借位

• 点击查看答案
• 进入题库做题

4、[主观题]【简答题】FPGA 和CPLD的中文名称是什么?它们分别是基于什么结构的可编程逻辑器件?这两类器件中，哪类器件的布线延迟可以预测?

• 点击查看答案
• 进入题库做题

5、[主观题]【简答题】CPLD和FPGA有什么差异？在实际应用中各有什么特点？

• 点击查看答案
• 进入题库做题