纠错
全专业资料、题库、学位、网课
最高直省2344元
上千+科次精品网课
买网课即送全真模考题库
五千+科次教材资料
电子资料满三件9折
五千+科次在线题库
全真呈现历年考试试题
1、[判断题]如果将IP核完成至物理设计,其设计复性增加了,但可重复用性也增加了。
2、[主观题]【程序分析题】分析下面的Verilog HDL程序,回答问题。
module test1 (inI, in2, in3, in4, sel,_____);
input [1: 0] in1, in2, in3. in4
input [1: 0] sel;
output [1: 0] data_ out
____[1: 0] data_ out;
always @(in1 or in2 or in3 or in4 or sel)
case(sel)
2'b00: data_out <=in1
2'b01: data_ out < in2
2'1b10: data_ out < in3
2'b11: data_ out <= in4
default: data_ out < in1;
______
endmodule
(1)完成程序填空
(2)分析该模块的功能,根据输入信号得到相应的输出信号,完成题表。
3、[主观题]【简答题】Multisim提供的分析方法有哪些?基本分析方法有哪些?
4、[主观题]【简答题】简述电子电路系统设计步骤。
5、[主观题]【简答题】CPLD和FPGA有什么差异?在实际应用中各有什么特点?
Copyright © 2010 - 2023 湖南求实创新教育科技有限公司 All Right Reserved.
温馨提示:如您需要的资料本网暂时没有,请于工作日08:00-18:00,点击这里,联系客服及时补充资料。