【题目】 关于JTAG 边界扫描测试，下面说法中错误的是

1、[判断题]按照逻辑实现方式不同，半定制ASIC可分为门阵列、标准单元和可编程逻辑器件三大类。

• 点击查看答案
• 进入题库做题

2、[主观题]【程序分析题】根据下面的 Verilog HDL源程序，回答以下问题。 原题截图

• 点击查看答案
• 进入题库做题

3、[判断题]在SOC设计的初期，大部分的模块可能都是软IP核，经过后续设计的功能验证，时序验证与投片测试后，到芯片大规模生产的时候，可能芯片的大多数面积都由硬IP核占据。

• 点击查看答案
• 进入题库做题

4、[主观题]【程序分析题】分析功能模块test2及其测试模块testbench。
(1)说明模块test2代码描述的是组合逻辑电路还是时序逻辑电路。
(2)根据testbench.v描述的输入测试信号，画出输入激励信号波形和相应的输出信号的功能仿真波形图(注意对仿真时间节点的标注)。

• 点击查看答案
• 进入题库做题

5、[主观题]【简答题】什么是IP Core复用?IP Core复用在设计中的价值是什么?

• 点击查看答案
• 进入题库做题