[单选题] VHDL的设计实体可以被高层次的系统（），成为系统的一部分。

1、[单选题]在VHDL中，定义信号名时，可以用（）符号为信号赋初值。

• A、=：；
• B、=；
• C、:=；
• D、<=

• 点击查看答案
• 进入题库做题

2、[单选题]在VHDL的IEEE标准库中，预定义的标准逻辑位STD_LOGIC的数据类型中的数据是 用（）表示的。

• A、小写字母；
• B、大写字母；
• C、大或小写字母；
• D、全部是数字

• 点击查看答案
• 进入题库做题

3、[单选题]在VHDL中用（）来把特定的结构体关联一个确定的实体，为一个大型系统的设计 提供管理和进行工程组织。

• A、输入；
• B、输出；
• C、综合；
• D、配置

• 点击查看答案
• 进入题库做题

4、[单选题]在VHDL中，45_234_278属于（）文字。

• A、整数；
• B、以数制基数表示的；
• C、实数；
• D、物理量

• 点击查看答案
• 进入题库做题

5、[名词解释]PCB：

• 点击查看答案
• 进入题库做题