2014年1月自考06169电子电路EDA技术历年真题及答案

自考生网为考生们整理提供了“2014年1月自考06169电子电路EDA技术历年真题及答案”，更多06169电子电路EDA技术真题内容可点击查看06169电子电路EDA技术真题及答案汇总。

注：不同省份、不同专业的自考历年真题及答案，只要课程代码和课程名称相同，都可参考使用。

2014年1月自考06169电子电路EDA技术历年真题及答案

1、在一个 Verilog HDL描述的模块中,若有多个 always块,则这些 always块应按照怎样的顺序执行

A.顺行

B.并行

C.顺行或并行

D.串行

查看答案   模拟考场

2、IP核在EDA技术的应用和开发中具有十分重要的地位,此处的IP指的是

A.知识产权

B.互联网协议

C.网络地址

D.连接目的地址

查看答案   模拟考场

3、下面器件中属于易失性器件的是

A.熔丝(Fuse)或反熔丝开关

B.EEPROM

C.闪速存储器( Flash Memory)

D.基于SRAM工艺的FPGA

查看答案   模拟考场

4、FPGA是基于哪种结构的可编程逻辑器件?

A.LUT结构

B.乘积项结构

C.PLD结构

D.OTM结构

查看答案   模拟考场

5、CPLD是基于哪和结构的可编程逻辑器件?

A.LUT结构

B.乘积项结构

C.PLD结构

D.OTM结构

查看答案   模拟考场

6、Xilinx公司开发的在线片内逻辑分析具是

A.ChipScope Pro

B.LogiBLOX

C.Floorplanner

D.iMPACT

查看答案   模拟考场

7、Xilinx公司推出的嵌入式开发套件是

A.EDK

B.XPS

C.SDK

D.GNU

查看答案   模拟考场

8、FPGA Advantage是哪家公司推出的FPGA全流程设计工具?

A.Xilinx

B.Mentor Graphic

C.Aldec

D.Synplicity

查看答案   模拟考场

9、关于FPGA,下面说法错误的是

A.FPGA在使用时,除了逻辑设计外,还要进行延时设计

B.FPGA实现同一个功能可以有不同的方案,但其延时都是一样的

C.FPGA相比较于CPLD而言,逻辑单元小,连线关系复杂

D.FPGA相比较于CPLD而言,更适合进行大规模的逻辑电路设计

查看答案   模拟考场

10、关于系统仿真,下面描述正确的是

A.通过系统仿真,可以得知所设计系统在功能,延时等方面是否满足设计要求,并为系统的修改,优化提供依据

B.时序仿真是对综合后的网表进行的仿真,只验证设计模块的基本逻辑功能

C.功能仿真需要利用FPGA芯片布局布线后的信息

D.Modelsim不支持VHDL和 Verilog HDL的混合仿真

查看答案   模拟考场

11、关于 ISE Foundation提供的内嵌的综合工具,下面说法错误的是

A.Xilinx公司提供的综合工具是XST

B.在综合前,可以打开综合属性设置对话框,设置与综合的全局目标和整体策略相关的参数

C.该综合器在综合后,可以提供综合报告、综合产生的寄存器传输级模块符号和模块内部逻辑结构等信息

D.该综合器实现了将设计映射到器件结构上,进行布局布线,达到在选定器实现设计的目的

查看答案   模拟考场

12、关于设计输入,下面描述错误的是

A.设计输入是设计者将所设计的系统或电路以EDA开发软件要求的某种形式表示出米,并送入计算机的过程

B.可以采用原理图,HDL,IP核,状态转移图等方式向EDA开发软件输入设计者的设计意图

C.可以采用层次化设计方法,分模块、分层次地进行设计描述

D.是将系统设计得到的程序化数据,按一定的格式输入、装入一个或多个PLD的编程存储单元,定义内部模块的逻辑功能以及它们的相互连接关系

查看答案   模拟考场

13、综合是EDA设计流程的关键步骤,卜面对综合的描述中错误的是

A.综合就是将描述屯路的高级语言转化成低级的,可与 FPGA/CPLD的基本结构相映射的网表文件

B.综合是纯软件的转换过程,与器件硬件结构无关

C.综合可理解为,将软件描述与硬件结构用电路网表文件表示的映射过程,并且这种映射关系不是唯一的

D.为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束

查看答案   模拟考场

14、以基本方式单独使用 Modelsim进行仿真的步骤是

A.建立仿真库→编译源代码→启动仿真器→执行仿

B.启动仿真器→建立仿真库→编译源代码→执行仿真

C.建立程→编译并导入测试文件→添加源文件→执行仿真

D.建立工程→添加源文件→编译并导入测试文件→执行仿真

查看答案   模拟考场

15、关于JTAG边界扫描测试,下面说法错误的

A.JTAG规范可以用于芯片的测试与配置

B.JTAG接口由4个必需的信号,以及1个可选信号构成

C.JTAG在芯片I/O端上增加移位寄存器,并将这些寄存器连接起米,配合时钟复位测试方式选择以及扫描输入和输岀端口,形成边界扫描通道

D.JTAG边界扫描测试需要物理探针配合捕捉数据

查看答案   模拟考场

更多本套试题及答案 >> 点此查看